Hard-News
Главная страница | Регистрация | Вход
Суббота, 20.04.2024, 21:31
Меню сайта
Разделы новостей
Новости HardWare [121]
Все по железу здесь!
Новости SoftWare [5439]
О новинках в мире П/О
Новости сайта [1]
Все новости связанные с нашим сайтом здесь!
Наш опрос
Какие разделы сайта вам нравятся больше?
1. Все нравится
2. Форум
3. Каталог файлов
4. Каталог статей
5. Скучный сайт
6. Новости сайта
7. Гостевая книга
8. Доска объявлений
Всего ответов: 21
Начало » 2007 » Июнь » 14 » Intel разрабатывает скоростной и экономичный интерфейс для многоядерных процессоров
Intel разрабатывает скоростной и экономичный интерфейс для многоядерных процессоров
Наши постоянные читатели уже неоднократно слышали о шине CSI, которая будет применяться для связи между компонентами в системах на базе процессоров Nehalem и чипов Larrabee. Вчера компания Intel опубликовала информацию о некоем интерфейсе будущего поколения, который будет применяться в системах на базе многоядерных процессоров. Вполне возможно, что данные разработки будет применяться при создании шины CSI. Информацию о ноу-хау опубликовали сайты TG Daily и EE Times.

Основное достоинство нового интерфейса - сочетание высокой пропускной способности (до 15 Гбит/с) и низкого энергопотребления (не более 5,0 мВт на каждый гигабит в секунду при пропускной способности 15 Гбит/с). Для сравнения - достаточно прогрессивный по нынешним меркам интерфейс PCI Express 2.0 при пиковой пропускной способности 5 Гбит/с имеет удельное энергопотребление 20 мВт на каждый гигабит в секунду. При скорости передачи данных 5 Гбит/с новый интерфейс Intel обладает уровнем энергопотребления не более 2,7 мВт на каждый гигабит в секунду.

Теоретически, Intel может повысить пропускную способность существующих интерфейсов в три раза, довольствуясь только 25% уровня энергопотребления нынешних интерфейсов. Подобной эффективности удалось добиться за счёт динамического управления частотой и напряжением принимающего и передающего чипов, а также некоторых других нововведений.

Intel подчёркивает, что сейчас перспективный интерфейс находится в стадии разработки, но по мере готовности он может найти применение в многоядерных системах. Например, он может заменить собой нынешнюю системную шину, применяемую процессорами Intel.

Компания также разработала чип-диспетчер, который позволяет аппаратно распределять потоки между ядрами процессора. Производительность симулированного 64-ядерного процессора при его помощи удалось повысить в два раза. Хотелось бы верить, что все эти разработки Intel приведут к появлению эффективных и экономичных многоядерных процессоров.

Категория: Новости HardWare | Просмотров: 593 | Добавил: Классик | Рейтинг: 0.0 |
Всего комментариев: 0
Добавлять комментарии могут только зарегистрированные пользователи.
[ Регистрация | Вход ]
Форма входа
Календарь новостей
«  Июнь 2007  »
ПнВтСрЧтПтСбВс
    123
45678910
11121314151617
18192021222324
252627282930
Поиск по новостям
Друзья сайта
Статистика
Автор проекта: Классик © 2006-2010
При использовании матереалов сайта, ссылка на сайт Hard-News.3dn.ru обязательна!
Сайт создан в системе uCoz